:::
科技專案成果
高擴散性之高效能嵌入式快閃記憶體矽智財開發計畫
發佈日期：2010-07-28
單位：力旺電子股份有限公司
案例年度：2009
簡介：
本計畫以成熟的0.18微米邏輯製程技術為基礎，順利開發低成本且高良率之嵌入式快閃記憶體元件技術，其採用SONOS結構，與邏輯製程相容性高，減少額外的光罩層數，大幅降低製程複雜度與相關成本，且易於延伸至下個製程世代或是衍生製程，具高度擴散性與低成本效應。
本計畫成果技術應用範圍廣泛，涵蓋標準型8bits與16bits微控制器、數位消費性電子與無線射頻系統產品等等。產業面對晶圓代工業者而言，將可協助晶圓代工業者在現有成熟的邏輯製程下採用此技術平台，再藉由策略聯盟，充份發揮技術成果之影響力，滿足業界對記憶體元件技術之需求。力旺期望以自有專利技術之開發，實現嵌入式快閃記憶體矽智財自主，提升我國半導體產業之國際地位。
特色：
本案所開發的嵌入式快閃記憶體技術與傳統的解決方案相比，能以較低成本製成SoC，提供高效能、低成本的解決方案。
此技術應用範圍廣泛，能應用於MCU(微控制器)、消費性電子與無線射頻通訊產品等等，衍生效益已逐步顯現，值得肯定。
計畫成果：
- 本計畫專利佈局積極，提供完善智慧財產權保障，此次成果共產出8項新專利申請，11份技術報告。
- 本計畫成果採SONOS結構，與邏輯製程相容性高，僅外加3層光罩，且不改變CMOS元件特性，降低製程成本。
- 本計畫成果可於低電壓下操作，迎合電子產品省電趨勢。
- 本計畫技術容易移轉至晶圓代工廠，易於往先進製程發展，擴散性高。
- 本計畫技術可應用於標準型8bits與16bits微控制器、數位消費型電子與無線射頻系統產品等，提供高效能且低成本的產品應用。
- 本計畫成果瞄準全球產值1 4 0億美元以上之MCU市場，以市場佔有率10%為目標，預估實現之經濟效益可達400億新台幣。
- 本計畫成果以提升國內技術發展層次及彙集自有矽智財能量為目標，可充份發揮研發自主之計畫效益，使技術深耕台灣。
 |
| 力旺嵌入式快閃記憶體之array cell剖面圖1 |
 |
| 力旺嵌入式快閃記憶體之array cell剖面圖2 |
 |
| 力旺產品應用示意圖 |
點閱數：
1214
